6-2 某半导体存储器容量为16Kx8位，可选RAM芯片容量为4Kx4/片。地址总线A15~A0（低），双向数据线D7~D0（低），由R/W线控制读/写。请设计并画出该存储器的逻辑图，注明地址分配、片选逻辑式及片选信号极性。（备注：上划线无法实现，此处所有的下划线表示上划线）
解析：2的10次方为1k,2的11次方为2k，2的12次方为4k，每加一次方，则容量翻2倍
RAM芯片容量为4Kx4/片，存储器容量 为8位，所以需要2片4Kx4/片的RAM组成一组
| 芯片容量 | 芯片地址 | 片选信号 | 片选逻辑 |
|---|---|---|---|
| 4kx4 2片 | A11~A0 | CS0 | A13A12 |
| 4kx4 2片 |
A11~A0 | CS1 | A13A12 |
| 4kx4 2片 | A11~A0 | CS2 | A13A12 |
| 4kx4 2片 | A11~A0 | CS3 | A13A12 |
6-3 某半导体存储量容量为15Kx8位，其中固话区8Kx8位，可选EPROM芯片为4Kx8/片，随机读写区7Kx8位，可选SRAM芯片有4Kx4/片、2Kx4/片、1Kx4/片；地址总线为D15~D0（低），双向地址总线D7~D0（低），由R/W线控制读写，MREQ为低电平时允许存储器工作。设计逻辑图。
由题目可知：（2的10次方等于1k）4=2的2次方，所以4k=2的12次方，所以固话区芯片地址是从A0~D11，12条线；
SRAM芯片有4K,2K,1K加起来刚好有7K
4K=2的12次方（芯片地址A0~A11）
2K=2的11次方（芯片地址A0~A10）
1K=2的10次方（芯片地址A0~A9）
扫描二维码关注公众号，回复：
14047755 查看本文章
| 芯片容量 | 芯片地址 | 片选信号 | 片选逻辑 |
| 4Kx8/1片 | A0~A11 | CS0 | A13A12(00) |
| 4Kx8/1片 | A0~A11 | CS1 | A13A12(01) |
| 4Kx4/2片（组成8位） | A0~A11 | CS2 | A13A12(10) |
| 2Kx4/2片（组成8位） | A0~A10 | CS3 | A13A12A11(110) |
| 1Kx4/2片（组成8位） | A0~A9 | CS4 | A13A12A11A10(1110) |
