参考文章https://blog.csdn.net/sunlinyi66/article/details/41279953
FPGA最小系统https://www.cnblogs.com/rongfangliu/p/4508994.html
Altera特殊管脚的使用
https://blog.csdn.net/huanzx/article/details/73295170
FPGA的引脚配置技巧 分配fpga管脚时该怎么选择
http://www.elecfans.com/pld/636879.html
FPGA基础知识篇----深入学习串口模块
https://www.cnblogs.com/yingfang18/archive/2011/01/06/1927733.html
1,建立testbench文件
2,打开vt文件,双击编辑
3,
,
注意下面的1,2对应
4,查看RTL
5,仿真
6,下面就是ModelSIM界面了,调节波形显示时间间距