1.1  印制板的基本设计准则

1.1.1  抗干扰设计原则

① 电源线的设计

（电源是所有器件工作的能量来源，对于不同器件，对电源的要求也不同，其中包括功率、电位、频率、干净度（纹波））

~设计人员应该根据不同的工作电路来选择合适的能量来源，也就是电源。

~设计人员还应根据资料手册、设计要求，来估算所需要的电源电流的大小，确定电源导线的宽度，在允许的范围内尽量加宽电源线的宽度。电源线越宽，能容纳留经的电流越大

~保证电源线、地线、数据传输方向一致。有助于提高印制板的抗噪声性能

~电源中的关键部分，需要使用抗干扰元器件（磁珠、电源滤波器等）

~电源入口端应该添加相应的上拉电阻（用得不多）和去耦电容（10~100uF）

②地线的设计

~模拟地和数字地要尽量分开，最后通过电感或磁珠汇聚到一起（单点接地）

~低频电路尽量采用单点接地，实际布线有困难时，可以先局部串联后，最后并联接地。高频电路尽量多点接地

~接地线如果太窄，接地电位会随着电流的变化而变化。直接降低了电路的抗干扰性能，因此要加宽地线，使之拥有需要流通电流值的三倍以上的宽度。2到3mm，一般通过敷铜与地直接相连，直接加宽了地线

~将敏感电路连接到稳定的接地参考源，避免敏感电路的不稳定性

~对印制板或者整个系统进行分区设计时，应该把高带宽的噪声电路与低频电路分开，另外，还要使干扰电流不经过公共的接地回路，以免影响其他电路的工作环境

~尽量减少接地环路的面积。以降低电路中的感应噪声

③信号线的绘制

~同一相邻层面之间，同一层面相邻布线之间，不要有过长的平行信号线

~保证pcb的时钟发生器，晶振，cpu时钟输入端应尽量靠近，同时远离其他的低频器件

~元件应围绕核心器件进行放置，尽量减少引线长度

~印制板应该按照频率跟电流开关特性进行分区，保持噪声元件以及非噪声元件保持有一定距离

~考虑pcb板在机箱中的位置和方向，保证发热量大的元件出于上方

~缩短高频元件之间的连线，设法减少分布参数和相互间的电磁干扰

④去耦电容的配置

~通常在集成电路的电源和地之间加去耦电容（作为集成电路的储能电容，旁路高频噪声）

做法：每10个集成电路就要加一片充放电电容，电容大小一般为10uF。

~引线式电容一般用于低频电路，贴片的电容一般用于高频电路

~每个集成电路芯片电源周围需要放置一个0.01uF到0.1uF的陶瓷电容（如果印制板空间不够，可以每4到8个芯片放置1个1到10uF的钽电容）

~对抗噪声能力弱、关断时电源变化大的芯片，要加高频去耦电容

~电容之间不要公用过孔，可考虑打多个过孔接电源和地，！！电容的过孔要尽量靠近焊盘！！

~去耦电容引线不能太长（尤其是高频旁路电容，不能带引线。引线长度直接影响去耦作用）

⑤降低噪声和抗电磁干扰

~采用45°而不是90°的折线，减少高频信号对外的发射

~用串联电阻的方法降低信号跳变速率。吸收接收端反射

~石英晶体外壳接地

~闲置不用的门电路，输出端不要悬空，闲置不用的运放，正输入端要接地，负输入端要接输出端

~时钟线垂直于io信号线比平行于io信号线干扰小（时钟元件尽量远离印制板电路的io电缆）

~尽量让时钟线的周围的电动势趋于0。用地把时钟线围起来，因为时钟线几乎是整块板子最高频的信号，因此时钟线尽量短

~io驱动电路尽量靠近pcb板的边缘，同时。总线时钟片选信号尽量远离 io线和接插件

~pcb板任何信号都不要形成环路，避免不了的时候也要适当减少相应环路的面积（不要画一圈）

~对于高频板，电容的分布电感不能被忽略，同时，电感的分布电容也不能被忽略。

~功率线和交流线一般要布在与信号线不同的板上

⑥其他布线规则

~cmos器件引脚阻抗较高，易受干扰，如有未使用的情况，要通过电阻下拉至gnd或者上拉至vcc

~如果图中有继电器。需要用rc电路来吸收元件的放电电流

~数据总线、地址总线、控制总线，加上10k的上拉电阻有助于抗干扰

~采用全译码比采用线选有更好得抗干扰性

~元件不使用的引脚可以直接接10K电阻上拉到电源,或者与使用的引脚进行并接

——————————————————————————————————

总线：是连接各个部件的一组信号线。通过信号线上的信号表示信息，通过约定不同信号的先后次序即可约定操作如何实现

数据总线（Data Bus）：在CPU与RAM之间来回传送需要处理或是需要储存的数据。

地址总线（Address Bus）：用来指定在RAM（Random Access Memory）之中储存的数据的地址。

控制总线（Control Bus）：将微处理器控制单元（Control Unit）的信号，传送到周边设备，一般常见的为 USB Bus

——————————————————————————————————

~总线尽量短， 尽量保持一样长度，信号传递的时间就能同步

~多层印制板中，两层之间的布线尽量垂直，正交达到的防止相互间的干扰；（尤其是双面板）

~多面布线过程中，两层之间的布线需要垂直，防止相互之间的干扰，尤其是双面板，最为明显，如果一面为平行线时，另一面最好为垂直线。正交信号间的耦合最小，干扰也就最小。

~发热元器件（比如：大功率电阻）应该避开敏感元件（容易受温度影响的器件，比如：温度传感器）

设计步骤：

① 准备原理图以及网络表

② 进行电路板规划

③ 参数设置（如果是PADS，先确定我们的封装，再修改我们的参数）

④ 在原理图上做好的网表导入PCB

⑤ PCB中进行元件布局

⑥ 布局完再布线

⑦ 用实际的导线（铜箔），将在原理图中有电气属性的引脚按照一定的逻辑规则确定起来

⑧ 检查与手工调整

⑨ 输出生产文件，给出工厂进行印刷制作

——————————————————————————————————————————

对于四层板来说，顶层与底层之间，插入了电源层（VCC层、GND层），那么在顶层跟底层就可以完全走信号线而不需要去管电源线，电源都在板子中间，所有信号都有地平面作为参考，信号本身的稳定性也会更好，受到的干扰会少很多，而自身也不会向外的辐射更多的电磁波。

对于六层板，顶层与底层之间，插入了两层电源层跟两层信号层。面对的问题：层叠，也就是层的排列顺序；

比如四层板，一般排列顺序有：Signal Layer 1-->VCC Layer-->GND Layer-->Signal Layer 2

六层板，排列顺序有：Signal Layer 1-->VCC Layer-->Signal Layer 2-->Signal Layer 3-->GND Layer-->Signal Layer 4 或者 Signal Layer 1-->Signal Layer 2-->VCC Layer--> GND Layer--> Signal Layer 3-->Signal Layer 4

多层板优势：因为中间加入信号层，布线密度大大提高，板子体积缩小

缺点：成本高，绘制难度大

为什么板层一般都是偶数，而不是奇数？

因为板子本身依靠压制才能在一起，偶数时因为对称所以硬度大；信号层面来分析，如果在地层两侧一方奇数或者一方偶数层的话，板级间的电气特性也不尽相同。

添加微信17727800897免费领取学习礼包