系统同步下输入输出和时钟规划

1.IO约束简介

在这里插入图片描述

  • 时钟和数据都由上一级芯片给出,我们对本级FPGA约束,这种情况称为系统同步。源同步是数据和时钟都由本级芯片提供给下一级,我们对本级FPGA约束,约束稍微复杂。本文只涉及了系统同步。
    在这里插入图片描述
  • UCF不用管,现在的vivado使用XDC

2.一个时序约束实例

猜你喜欢

转载自blog.csdn.net/qq_43445577/article/details/114820064