主要内容：设计一个可容纳四组参赛者的数字智力抢答器，每组设置一个抢答按钮供抢答者使用。电路具有第一抢答信号的鉴别和锁存功能。且设置计分电路和倒计时电路。
本设计包括课设报告和代码，下面有截图。
报告截图如下：
VHDL智力竞赛抢答器设计
猜你喜欢
转载自blog.csdn.net/QQ_778132974/article/details/117223809
今日推荐
周排行