0.完整源码获得方式
订阅MATLAB/FPGA教程,免得获得教程案例以及任意2份完整源码
----------------------------------------------------------------------------------------------------
二:viterbi译码器
(2,1,7)卷积码译码过程的总体结构可分为4个子模块,分别是分支度量模块,加比选蝶形运算单元,幸存路径存储单元和回溯译码单元。
译码器的结构框图如图3所示。
订阅MATLAB/FPGA教程,免得获得教程案例以及任意2份完整源码
----------------------------------------------------------------------------------------------------
二:viterbi译码器
(2,1,7)卷积码译码过程的总体结构可分为4个子模块,分别是分支度量模块,加比选蝶形运算单元,幸存路径存储单元和回溯译码单元。
译码器的结构框图如图3所示。