之前一直使用的是Altium,但是现在的工作需要用cadence,所以主要就是自己的学习历程。
1、 设置显示和隐藏元器件相关字符
打开color/visible。
RefDes表示序号,框内打叉的状态是表示选择显示序号的意思,在PCB处显示如下:
假如需要关闭显示,则按如下设置。
2、 Color
Display 里面可以设置在走线时当前高亮显示颜色,层与层间的鼠线颜色等;
Stack-Up 设置各个叠层的颜色显示,包括引脚,过孔,走线,DRC;
Area 主要设置区域颜色,比如区域规则,布线/布局禁布区与允许区等;
Board Geometry 板级颜色设置,比如各层丝印颜色;
Package Geometry 封装级颜色设置,设置零件封装中各部分的颜色,如工位号等;
Components元器件相关颜色设置。
主要就上述这些。
3、 高亮
高亮net
最后点你要高亮的网络就可以了。
这种方法只能高亮网络,不能高亮同一网络的线。
高亮线的方法:
A.在allegro界面的右侧“find”选项中,只选择“Nets”选项,其余选项均不选择,回到PCB界面,将鼠标移动到需要高亮的网络上,此时该条网络处于高亮显示状态,但移开鼠标后网络恢复正常的显示状态。若需要将该条网络保持在高亮显示状态,需将鼠标在该网络上左击一次后移开鼠标后,该网络依然高亮。需要同时高亮多条网络时,只需要按住“CTRL”键后再去选择需要高亮的网络。
B.选择allegro菜单栏中的“display”选项,点击下拉菜单中的选项,弹出
选项框。在“Net name”中选择需要高亮的网络。
4、 交互式布局相关操作
1) 布局
打开如下同步设置
点击MOVE选项
到原理图中框选器件
返回PCB EDIT软件发现框选的器件已经被高亮选中,集体移动出来。
这样子布局很方便。
另外在PCB界面点击高亮,然后选择某一symbol则可以在原理图中跳转到相应元器件。
2) 只隐藏部分网络的飞线
3) 在PCB中给某一元器件添加颜色,则在原理图中也可以高亮显示。
这个时候原理图中就可以高亮相应的symbol。
去掉颜色/高亮的方法
A、 去掉颜色的办法,不勾选Retain object custom color,然后选择相应的nets,symbol等。
B、 去掉高亮的办法,勾选Retain object custom color,然后选择相应的nets,symbol等。
5、 对齐
1) 需得选中其中一个元器件(不然选择Placement Edit之后,在选择元器件的时候只能选择一个元器件然后移动),然后在空白处右键Application Mode -> Placement Edit
然后,选择需要对齐的器件,右键:Align components就可以对齐了。
2) 使用EDA365 Skill V2.4对齐
选择2.Placement toolsè1.align object
框选需要选排列的元器件,右键,选择你需要的排列方式。
6、 设置match group(MG)
在CM中设置,选择自己需要设置的网络,右键,Create,选择需要创建的Group。
只有在这个地方才能设置match group,因为只有画等长线的时候才会用到match group7、显示过孔的实际孔径
因为不选择filled pads之后,过孔和焊盘很难分辨,所以需要将孔径显示出来。
8、设置自动保存
设置之后,当前所在文件夹下面会自动出现一个名为Auto的brd文件。该文件每隔十分钟会自动保存,当画的PCB忘记保存时可以打开这个文件,但是打开的时候需要重命名,不然自动保存就会失效,因为Auto这个文件被占用,系统默认不保存。
9、设置快捷键
搜索env文件,用记事本打开。
Funceky表示不需要按回车就可以执行命令,alias表示需要按回车才会执行命令。但是有些命令就算不按回车也可以执行命令,所以这个有待商榷。字母区分大小写。
设置好之后需要退出再重新进入命令才能有效。
只有有图案的工具才可以设置快捷键,如下图所示。
其他的不可以,比如在add connect的状态下修改线宽,只能在option处设置。
10、改变Find处可以选择的Class
左侧框内选择的模式不同则右边可选的Class也不同。一般默认为第一个。
11、PL这个错误的原因
这个错误的原因是线没有从焊盘中心引出来,可以先把与焊盘相连的一小段删除,然后重新画,这时候需要注意的是必须要勾选上Cline segs这个选项,这个是一小段线的意思。
12、设置差分
之后直接选择add connect这个命令就可以画差分线,而不是像AD需要选择查分走线之后再走线。
假如碰到DS和LL这种错误,选择推挤走线 (add connect下面的那个工具),适当调整位置之后就可以让错误取消。
假如差分线没有设置差分的规则,那么推挤走线就只能移动单根走线。
有时候错误过一会还会出现,那就重新检查一遍。Toolsèdatabase check
把勾都选上之后,check。
13、遇到快捷键没法用的时候,看看刚刚是不是按错按键导致命令窗口那边卡住了。
比如这样,因为x是没有意义的,导致之后按的z(删除)使用不出来。
14、元器件丝印层的边框
在skil screen处的PKG设置。显示可见之后这个框就会出现。
15、敷铜
叠层设置好之后,该层是没有铜皮的,需要自己敷。(AD是设置完叠层就有了)
先画一块在route keepin层的铜皮,这相当于设置了可以布线的区域,之后画的铜皮都会在这个框里面,当然走线也不能超出这个框。
具体流程:
A、 只打开board outline层
B、 shapeècompose shape,options和find处设置如下图设置完之后直接画一个大于outline层的框即可。
Find处只需要选择line,不需要选择其他。
C、 选择外框,右键选择expand/contract,需要缩进20mil。
D、 之后在相应的内电层按这个图标敷铜皮,主要设置层数和网络。
铜皮右键fix之后是不能删除的,需要unfix之后才能删除。
16、这个是net group,在CM中将F3_E这个net group删除即可。
17、等长的规则约束
A、打开CM进行如下设置
选择F1_DQS,右键creat-pin pair,则出现右边的选项框。First pin可以理解为源端,second可以理解为负载端,在T形网络中,一个源端最多可以对应四个负载端,等长即从源端到每个负载端的长度一样。
设置好pin pair之后按ok会出现这个警告,意思是设置完pin pair之后必须马上设置规则,否则过一段时间,设置的pin pair会消失,得重新设置。
B、将F0的DQS、DQSN、DQ0~7、RE、REN选择好pin pair之后,就可以设置match group。
需要将每个pin pair选中之后再右键creat-match group。如下图。
C、match group设置好之后,设置等长基准,这边以DQS为基准(选择其中一个即可),右键set as target。然后在其他单元格设置允许误差的范围,一般为0:100mil。然后后面红色的数据表示超出范围,绿色的数据表示在范围内。
打开检查模式。Setupàconstraintàmodes
D、之后就手动绕等长。
1) 这个是走蛇形线。Options如下设置。
2)状态条没有显示了
4) CM等长处的长度没有实时显示。
可以选中相应的net group右键analyze,就会出现。
还有一种情况是没有连上即没有连接到中心点上。
5) T型第一根引出的线可以走的比较长,但是延展到其他四个端点的线最好能走直线不要绕。虽然延伸出去的线是高阻状态,但是它会有反射,先越长反射越大,所以尽量走短线。。
netschedule,点击这个,点击想要查看的网络,可以查看从s端到d端的飞线。
6) 顺序是先让T区两端的线保持一样长,总长误差5mil以内的,比如DQS和DQSN这两根线,两端线的误差就要在1mil以内。总长误差在100mil以内的,两端线的误差可以适当长一点。
可以点击 ,然后选择想要查看的对象,查看线长信息。
绕的之后掌握的技巧:
先看一下这一个match group里面的线差距怎么样,然后找一个适当的长度,将基准线调成这个长度,然后先将误差比较小的线完成,之后绕误差相对可以大一点的。(一开始先调了基准线导致后面有些线无法缩小,之后得将所有线整体饶长)
7) 饶等长比较方便的命令。
Routeàtiming vision
这个功能直接让比基准长的一种颜色,比基准短的一种颜色,绕好的显示一种颜色,直接绕就好了,不用去看规则管理器。
Routeàauto-interactive delay tune
选择命令,然后框选想要等长的线就好了。
17、查看未连线情况,DisplayàStatus,