参考资料：http://www.elecfans.com/app/api/Focus/index/id/556
http://www.sohu.com/a/130060350_505888
1 CMOS管的基本构造
N沟道增强型MOS管的结构示意见上图。它是在P型衬底上，用扩散法制作两个高掺杂度的N区。然后在P型硅表面生长一层很薄的二氧化硅绝缘层，并在二氧化硅表面及两个N型区各安置一个电极，形成栅极g，源级s和漏级d。
2 晶体管栅极是什么作用？
晶体管栅极是晶体管的控制端。晶体管（这里只考虑MOSFET，不考虑BJT啥的）有四个电极：栅、源、漏、衬底。其中衬底电压一般是固定的，也不会有电流流入，可以忽略。栅极是控制极，栅极和源极之间的的电压差，控制了漏极和源极之间的电流大小。（就是个跨导啦）简单地说栅极就是一个开关，当Vgs为高时导通（简称高导）。
3 xx制程的含义
晶体管结构中，电流从Source(源极)流入Drain(漏级)，Gate(栅极)相当于闸门，主要负责控制两端源极和漏级的通断。电流会损耗，而栅极的宽度则决定了电流通过时的损耗，表现出来就是手机常见的发热和功耗，宽度越窄，功耗越低。而栅极的最小宽度(栅长)，就是XX nm工艺中的数值。对于芯片制造商而言，主要就要不断升级技术，力求栅极宽度越窄越好。不过当宽度逼近20nm时，栅极对电流控制能力急剧下降，会出现“电流泄露”问题。为了在CPU上集成更多的晶体管，二氧化硅绝缘层会变得更薄，容易导致电流泄漏。一方面，电流泄露将直接增加芯片的功耗，为晶体管带来额外的发热量;另一方面，电流泄露导致电路错误，信号模糊。为了解决信号模糊问题，芯片又不得不提高核心电压，功耗增加，陷入死循环。因而，漏电率如果不能降低，CPU整体性能和功耗控制将十分不理想。这段时间台积电产能跟不上很大原因就是用上更高制程时遭遇了漏电问题。