FPGA篇(七) INOUT

版权声明:本文为博主原创文章,未经博主允许不得转载。 https://blog.csdn.net/yanchuan23/article/details/82828837

1、三态门

    三态门:指数字电路中有三种状态(高电平、低电平和高阻态)。

 

2、高阻和悬空

    高阻,即可以认为没有输出,作为输出端口,对下级电路没有任何影响。悬空是针对输入口而言,就是说没有接输入。在HDL语言中,高阻和悬空都是Z。

   当三态门处于高阻和悬空时,状态是由外部电路决定的,所以此时可以此端口可以作为输入端口。

   三态门整体框图如图 1所示,其中O端是三态的输出端口,IO端是输入输出端口,I是输入端口,T是三台的使能端口。

  • 当T为1,I端忽略,O端电平 =  IO端电平;

  • 当T为0,I端电平 = O端电平 = IO端电平。

                                                    

   

     

3、程序实现

   如图 4所示,其中a_in对应O端,a_io对应IO端,oe对应T端,a_out对应I端;

         

猜你喜欢

转载自blog.csdn.net/yanchuan23/article/details/82828837