verilog 对高扇出的理解及改进

其他 2019-04-26 11:21:02 阅读次数: 0

理解：当指某一信号高扇出时，是指该信号被后面多个模块使用。具体扇出多少算是高扇出，这跟时钟频率有关系，时钟频率越高，所允许的扇出数越低。

影响：高扇出的直接影响就是net delay 比较大，影响时序收敛。

改进：高扇出常用的三种改进方法：

1.复制寄存器

2.max_fanout 属性

3.复位信号可使用BUFG优化

参考：https://www.cnblogs.com/aikimi7/p/5945822.html

猜你喜欢

转载自blog.csdn.net/yanxiaopan/article/details/82495370

verilog 对高扇出的理解及改进

uvm 与 system verilog的理解

verilog

怎样理解Verilog中的assign？

verilog之按键消抖的理解

[Verilog]Verilog 代码规范

【Verilog】一、Verilog概述

[Verilog] Verilog 简介

如何深入理解verilog中“生成块（generate）”的概念

关于verilog中综合的过程，可综合与不可综合的理解

【Verilog HDL】深入理解部分语法规则的本质

verilog specify

Verilog语法

verilog记录

Verilog小结

ram verilog

Verilog practice

Verilog随记

Verilog Operators

verilog 介绍

Verilog整理

Verilog Syntax

Verilog Ports

Verilog简介

Verilog复习

Verilog 初稿

System verilog

Verilog学习

verilog 初值

$timeformat (verilog)

今日推荐

周排行

AIZU 2224 Save your cats(并查集)

HTTP响应头状态码详解

Python socket编程（2）

MaxCompute Studio使用心得系列7—作业对比

Supervisor安装使用

LeetCode 164. Maximum Gap

mysql面试题: 一张表里面有ID自增主键，当insert了17条记录之后，删除了第15,16,17条记录，再把mysql重启，再insert一条记录，这条记录的ID是18还是15

nutch1.2 DeleteDuplicates IndexMerger 详解

OC - @property与setter,getter方法

SpringBoot @Transactional的rollbackFor属性

每日归档

2024-09-19(0)

2024-09-18(0)

2024-09-17(0)

2024-09-16(0)

2024-09-15(0)

2024-09-14(0)

2024-09-13(0)

2024-09-12(0)

2024-09-11(0)

2024-09-10(0)