版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
一、组合逻辑
真值表
积之和范式
布尔代数
卡诺图
tPD、tCD
二、时序逻辑
D Latch （电平触发）
D Flip-Flop（上升沿）
FSM（Moore and Mealy Machines）
Metastability
Synchronizers
MTBF
解构CPU--组合逻辑、时序逻辑
猜你喜欢
转载自blog.csdn.net/day3_01/article/details/102754880
今日推荐
周排行