C选项为什么不对呢??
一.静态CMOS逻辑结构
注意:
【1】PUN和PDN为双重网络,设计时需要保证,无论什么输入,仅有一个状态在稳定时导通。
【2】接下拉电阻为NMOS,接上拉电阻为PMOS
二.静态互补的CMOS逻辑门的特点
三.NMOS的“串与并或”
上副图中,下面A,B为NMOS串联,上面A,B为PMOS并联,由于互不门电路只有一个导通,所以输出结果只有一个
注意:
【1】对于NMOS管,”串与并或”,对于PMOS“串或并与”。
参考文献:
【1】https://wenku.baidu.com/view/aa5af84f4bfe04a1b0717fd5360cba1aa8118ce8.html?rec_flag=default&sxts=1580114529699